为明确毕业设计要求、助力学生高效推进课题，集成电路设计与集成系统专业于10月29日在一号教学区1406教室召开毕业设计动员会，全体应届毕业生及专业长参会。

会上，专业负责人张莹老师围绕“选题、进度、规范”三大核心展开讲解：一是强调选题需紧扣芯片设计、系统集成、验证测试等专业方向，优先选择与产业需求结合的课题；二是明确毕业设计各阶段时间节点，要求学生在规定时间内完成核心设计与仿真；三是详细解读论文格式、代码提交、答辩流程等规范，避免因细节问题影响成绩。

会议核心环节着重强调学术诚信红线，张莹老师结合行业特性，明确列出集成电路设计类课题中常见的学术不端行为：代码抄袭：直接复制他人设计代码（如Verilog代码）或开源项目，未做实质性修改与创新；数据造假：篡改仿真结果（如时序分析、功耗测试数据）、伪造实验记录；论文不端：文献引用不规范（如漏标、错标引用来源）、大段摘抄他人研究内容未标注。

此外，会议明确学术不端处理机制：毕业设计全程采用“知网查重+代码相似度检测+导师交叉审核”三重校验，若发现不端行为，将按学校规定推迟答辩或判定毕业设计不合格，同时计入学生诚信档案。

最后，张莹老师鼓励学生以毕业设计为契机，将课堂所学的Verilog编程、EDA工具应用、芯片架构设计等知识转化为实践能力，为进入集成电路行业或继续深造筑牢基础。